เนื่องจากปัญหาในซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชัน 24.1 สรุปการปิดเวลาของผู้ช่วยออกแบบแสดงสถานะ Agilex™ 5 MIPI D-PHY FPGA IP สูงพร้อมข้อความเตือนดังแสดงด้านล่างสําหรับความถี่สัญญาณนาฬิกาอ้างอิงและอัตราบิตในการทํางานร่วมกัน
คําเตือน(332060): โหนด: การทํางาน|dphy|dphy|arch|dphy_inst|dphy_core_inst|clk_rst|pll_gen[0].iopll_wrap_inst|iopll_inst~ncntr_reg ถูกกําหนดให้เป็นนาฬิกา แต่ถูกค้นพบโดยไม่มีการกําหนดนาฬิกาที่เกี่ยวข้อง
ข้อมูล(13166): การลงทะเบียนหน้าที่|dphy|dphy|arch|dphy_inst|dphy_core_inst|clk_rst|pll_gen[0].iopll_wrap_inst|iopll_inst~ mcntr_reg ถูกจับเวลาโดยหน้าที่|dphy|dphy|arch|dphy_inst|dphy_core_inst|clk_rst|pll_gen[0].iopll_wrap_inst|iopll_inst~ncntr_reg
คําเตือน(332060): โหนด: การทํางาน|dphy|dphy|arch|dphy_inst|dphy_core_inst|clk_rst|pll_gen[0].iopll_wrap_inst|iopll_inst~c0cntr_reg ถูกกําหนดให้เป็นนาฬิกา แต่พบโดยไม่มีการกําหนดนาฬิกาที่เกี่ยวข้อง
ข้อมูล(13166): หน้าที่โหนด|dphy|dphy|arch|dphy_inst|dphy_core_inst|clk_rst|pll_gen[0].iopll_wrap_inst|iopll_inst|out_clk_periph0 จับเวลาโดย dut|dphy|dphy|arch|dphy_inst|dphy_core_inst|clk_rst|pll_gen[0].iopll_wrap_inst|iopll_inst~c0cntr_reg
คําเตือน(332060): โหนด: การทํางาน|dphy|dphy|arch|dphy_inst|dphy_core_inst|clk_rst|pll_gen[0].iopll_wrap_inst|iopll_inst~c1cntr_reg ถูกกําหนดให้เป็นนาฬิกา แต่ถูกค้นพบโดยไม่มีการกําหนดนาฬิกาที่เกี่ยวข้อง
ข้อมูล(13166): การทํางานแบบโหนด|dphy|dphy|arch|dphy_inst|dphy_core_inst|clk_rst|pll_gen[0].iopll_wrap_inst|iopll_inst|out_clk_periph1 ถูกจับเวลาโดยหน้าที่|dphy|dphy|arch|dphy_inst|dphy_core_inst|clk_rst|pll_gen[0].iopll_wrap_inst|iopll_inst~c1cntr_reg
คําเตือน(332088): ไม่มีเส้นทางระหว่างเป้าหมายนาฬิกา "dut|dphy|dphy|arch|dphy_inst|dphy_core_inst|clk_rst|pll_gen[0].iopll_wrap_inst|iopll_inst|out_clk_periph0" ของนาฬิกา "mipi_u0_PHY_CLK_0" และแหล่งนาฬิกา สมมาตราความหน่วงของค่านาฬิกาต้นทางเป็นศูนย์
คําเตือน(332088): ไม่มีเส้นทางระหว่างเป้าหมายนาฬิกา "dut|dphy|dphy|arch|dphy_inst|dphy_core_inst|clk_rst|pll_gen[0].iopll_wrap_inst|iopll_inst|out_clk_periph1" ของนาฬิกา "mipi_u0_PHY_CLK_SYNC_0" และแหล่งนาฬิกา สมมาตราความหน่วงของค่านาฬิกาต้นทางเป็นศูนย์
คําเตือน(332088): ไม่มีพาธระหว่างเป้าหมายนาฬิกา "dut|dphy|dphy|arch|dphy_inst|dphy_core_inst|clk_rst|pll_gen[0].iopll_wrap_inst|iopll_inst|vco_clk_periph" ของนาฬิกา "mipi_u0_PLL_VCO_CLK_0" และแหล่งนาฬิกา สมมาตราความหน่วงของค่านาฬิกาต้นทางเป็นศูนย์
คําเตือน(332088): ไม่มีพาธระหว่างเป้าหมายนาฬิกา "dut|dphy|dphy|arch|dphy_inst|dphy_core_inst|clk_rst pll_gen[0].iopll_wrap_inst|iopll_inst|vco_clk|0]" ของนาฬิกา "mipi_u0_PLL_VCO_CPA_CLK_0" และแหล่งนาฬิกา สมมาตราความหน่วงของค่านาฬิกาต้นทางเป็นศูนย์
การเตือนสรุปผู้ช่วยออกแบบเหล่านี้ไม่ส่งผลกระทบต่อการวิเคราะห์เวลาของซอฟต์แวร์ Quartus® Prime Pro Edition โดยรวม เนื่องจากความล่าช้าของเส้นทางเป็นเรื่องปกติสําหรับทั้งเส้นทางการเปิดและเส้นทางนาฬิกา Latch
ไม่มีการแก้ไขปัญหาในซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชัน 24.1
ปัญหานี้ได้รับการแก้ไขในซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชัน 24.3