คำอธิบาย
เนื่องจากปัญหาใน R-Tile Avalon® Streaming FPGA IP สําหรับเอกสารคู่มือผู้ใช้ PCI Express* เวอร์ชั่น 23.4 และรุ่นก่อนหน้า คุณอาจสังเกตเห็นว่า TLP เสียหายเมื่อลอจิกผู้ใช้ถอดรหัสส่วนหัว TLP ขาเข้าโดยทําตามบท "รูปที่ 27 คํานําหน้า TLP ส่วนหัว และข้อมูลเมื่อปิดใช้งานกล่องกาเครื่องหมายรูปแบบส่วนหัว PCIe"
ความละเอียด
เพื่อหลีกเลี่ยงปัญหานี้ อ้างอิงรูปแบบต่อไปนี้เมื่อ uesr ลอจิกถอดรหัสส่วนหัว TLP ในทิศทางรับ
ปัญหานี้ถูกกําหนดให้ได้รับการแก้ไขใน R-Tile Avalon® Streaming FPGA IP Core สําหรับคู่มือผู้ใช้ PCI Express* ในอนาคต