คำอธิบาย
คุณอาจเห็นข้อความแสดงข้อผิดพลาดต่อไปนี้ในระหว่างการจําลองตัวอย่างการออกแบบ IP FPGA Interlaken (เจนเนอเรชั่น 2) สําหรับตัวแปร VHDL ที่กําหนดเป้าหมายอุปกรณ์ FPGA Agilex™ 7 กับ ModelSim* - FPGA Edition SE 2023.4 หรือ Questa*- FPGA Edition
# ________________________________________________________________# INFO: เริ่มส่งแพ็กเก็ต # __________________________________________________________ # # # เวลา: 329910000 จํานวน ข้อผิดพลาดตัวตรวจสอบ 1 # __________________________________________________________ # INFO: หยุดส่งแพ็คเก็ต # __________________________________________________________ # # # __________________________________________________________ # INFO: การตรวจสอบสถิติ แพ็คเก็ต# __________________________________________________________ # # # เวลา: 344203333 จํานวน ข้อผิดพลาดตัวตรวจสอบ 25 # CRC24 ที่รายงาน: 0 # SOP ที่ ส่ง:100 # EOPs ที่ส่งผ่าน: ได้รับ SOP 100 # : 100 # EOP ที่ได้รับ: 100 # ECC 0 # __________________________________________________________ # INFO: ทดสอบ__________________________________________________________ FAILED # #
ความละเอียด
หากต้องการแก้ไขปัญหานี้ โปรดใช้ ModelSim* - FPGA Edition SE 2023.2
ปัญหานี้ถูกกําหนดให้ได้รับการแก้ไขในซอฟต์แวร์ Quartus® Prime Pro Edition ในอนาคต