คำอธิบาย
เนื่องจากปัญหาในซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชัน 23.4 F-Tile Low Latency Ethernet 10G MAC FPGA ตัวอย่างการออกแบบ IP สําหรับอีเทอร์เน็ต 10M/100M/1G/2.5G/5G/10G (USXGMII) Ethernet ที่มี IEEE 1588v2 เปิดใช้งาน โปรแกรมจําลอง Synopsys VCS* แสดงการสูญหายของแพ็กเก็ตบนพาธข้อมูล RX เนื่องจากพาธภายในล้มเหลว นี่เป็นเพราะ RX datapath FIFO overflow
ความละเอียด
ไม่มีการแก้ไขปัญหาดังกล่าวใน 23.4
ปัญหานี้ถูกกําหนดให้ได้รับการแก้ไขในซอฟต์แวร์ Quartus® Prime Pro Edition ในอนาคต