ทําไม HPS GMII ถึงอะแดปเตอร์ RGMII FPGA เอาต์พุต IP จึงติดอยู่ที่ 0 บนการออกแบบ Agilex™ 5 เสมอ

เนื่องจากปัญหาในซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชัน 24.1, HPS GMII ไปยังอะแดปเตอร์ RGMII FPGA IP ไม่ทํางานสําหรับการออกแบบที่เป้าหมาย Agilex™ 5

คุณอาจสังเกตเห็น HPS GMII ไปยังอะแดปเตอร์ RGMII FPGA เอาต์พุต IP จะติดอยู่ที่ 0 และ/หรือ PHY จะไม่ได้รับแพ็กเก็ตใดๆ จาก FPGA IO ปัญหานี้เกิดขึ้นเมื่อ HPS XGMAC ถูกกําหนดเส้นทางไปยัง FPGA IO โดยใช้ HPS GMII ไปยังอะแดปเตอร์ RGMII FPGA IP

มีโปรแกรมแก้ไขสําหรับแก้ไขปัญหานี้สําหรับซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชัน 24.1 ดาวน์โหลดและติดตั้งโปรแกรมแก้ไข 0.19 จากลิงค์ต่อไปนี้:

• ซอฟต์แวร์ Quartus™ Prime Pro Edition v24.1 Patch 0.19 สําหรับ Windows (.exe)
• ซอฟต์แวร์ Quartus™ Prime Pro Edition v24.1 Patch 0.19 สําหรับ Linux (.run)
• Readme สําหรับซอฟต์แวร์ Quartus™ Prime Pro Edition v24.1 Patch 0.19 (.txt)

แพทช์นี้จะช่วยให้ HPS GMII ถึงอะแดปเตอร์ RGMII FPGA IP สามารถทําการส่งข้อมูลเครือข่ายพื้นฐานที่อัตราลิงก์ 10Mbps/100Mbps ไม่รองรับความเร็ว 1Gbps ในโปรแกรมแก้ไขนี้
นอกจากนี้ สําหรับระบบปฏิบัติการ Linux คุณจะต้องแก้ไขคําอธิบาย Linux Device Tree ใน โฟลเดอร์ <linux-socfpga>/arch/arm64/boot/dts/intel/socfpga_agilex5_socdk.dts> เพื่อระบุ mac-mode เป็น "gmii" สําหรับอินสแตนซ์ EMAC ที่ใช้กับพิน IO FPGA ในตัวอย่างด้านล่าง จะมีการเลือก HPS gmac1 สําหรับการกําหนดเส้นทางไปยัง FPGA IO:

&gmac1 {
สถานะ = "โอเค";
โหมด phy = "rgmii-id";
โหมด mac = "gmii";
จุดจับ phy = <&emac1_phy0>;

ขนาดเฟรมสูงสุด = <9000>;

mdio0 {
#address-เซลล์ = <1>;
#size-เซลล์ = <0>;
เข้ากันได้ = "snps, dwmac-mdio";
emac1_phy0: ethernet-phy@0 {
reg = <0>;
};
};
};

ปัญหานี้ถูกกําหนดให้แก้ไขในซอฟต์แวร์ Quartus® Prime Pro Edition ในอนาคต

คู่มือผู้ใช้ IP อุปกรณ์ต่อพ่วงในตัว
อัปเดตสําหรับ Quartus® Prime Design Suite: 24.1
ID เนื้อหาการเผยแพร่: 683130

บท: HPS GMII ไปยัง Intel FPGA IP อะแดปเตอร์ RGMII