เนื่องจากปัญหาในซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชัน 23.4 ข้อผิดพลาดต่อไปนี้จะปรากฏเมื่อสร้าง SDI II FPGA IP Design Example เมื่อเลือกตัวเลือกบอร์ดเป็นชุดพัฒนาแบบกําหนดเอง:
ข้อผิดพลาด Tcl: ข้อผิดพลาด: ค่า "OSC_CLK_1_" สําหรับการกําหนด "DEVICE_INITIALIZATION_CLOCK" ไม่ถูกต้อง ระบุค่าที่ถูกต้อง
หากต้องการหลีกเลี่ยงปัญหานี้ โปรดทําตามขั้นตอนต่อไปนี้:
สําหรับอุปกรณ์ Agilex™ 7:
ผู้ใช้สามารถเลือกตัวเลือก ไม่มีชุดพัฒนา แทนชุดเครื่องมือพัฒนาแบบกําหนดเอง
การออกแบบที่สร้างขึ้นจะยังคงเหมือนเดิม แต่ผู้ใช้ต้องอัปเดตการกําหนด PIN ในไฟล์ QSF
สําหรับอุปกรณ์ Stratix® 10 :
ผู้ใช้สามารถเลือกตัวเลือก ไม่มีชุดพัฒนา แทนชุดเครื่องมือพัฒนาแบบกําหนดเอง
ผู้ใช้ต้องอัปเดตการกําหนด PIN และรวมการกําหนดต่อไปนี้ในไฟล์ QSF:
set_instance_assignment -ชื่อ IO_STANDARD "1.8 V" -to <>
set_instance_assignment -ชื่อ CURRENT_STRENGTH_NEW ค่าเริ่มต้น -to <>
set_instance_assignment -ชื่อ SLEW_RATE 1 -to <เนอเรชั่น>
ปัญหานี้ได้รับการแก้ไขแล้วเริ่มต้นด้วยซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชัน 24.1