คำอธิบาย
เนื่องจากปัญหาในซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชัน 24.1 คุณอาจเห็นข้อมูลที่อ่านไม่ตรงกันในรีจิสเตอร์ clk_tx_div_khz เมื่อจําลอง F-Tile Ethernet FPGA Hard IP ด้วยการเปิดใช้งานตัวเลือก ETH_SIM_SPEED
ปัญหานี้ไม่เกิดขึ้นในการจําลองเมื่อตัวเลือก ETH_SIM_SPEED ไม่ได้เปิดใช้งาน และไม่ได้เกิดขึ้นกับฮาร์ดแวร์
ความละเอียด
ปัญหานี้ได้รับการแก้ไขแล้วเริ่มต้นด้วยซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชัน 24.3.1