คำอธิบาย
เนื่องจากพฤติกรรมที่ไม่คาดคิดในตัวแปร Agilex™ 7 F-tile Ethernet Hard IP 25G จึงมีความไม่ตรงกันของความถี่ระหว่าง o_clk_rec_div และ o_clk_revc_div64 ดังนั้นคุณจะสังเกตเห็นการสูญเสียในลิงก์สําหรับลําดับ cyreset นาฬิกาหนึ่งลําดับ และก่อนที่ o_rx_pcs_ready จะพร้อมใช้งานในตัวแปร Agilex™ F-Tile Ethernet Hard IP 25G
ความละเอียด
ปัญหานี้ได้รับการแก้ไขแล้วเริ่มต้นด้วยซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชัน 24.2