ทําไมการปรับเทียบ External Memory Interface (EMIF) ล้มเหลวเมื่อเปิดใช้งานอินพุตพินบนเลน I/O ซึ่งไม่ได้ใช้สําหรับการปรับใช้ Fabric EMIF บน FPGA Agilex™ 7 และ FPGA Agilex™ 5

เนื่องจากปัญหาในซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชัน 24.1 และรุ่นก่อนหน้า คุณจะพบกับความล้มเหลวในการสอบเทียบ EMIF ใน Agilex™ 7 FPGA M-ซีรีส์ และ Agilex™ 5 FPGA E-ซีรีส์ เมื่อเป็นไปตามเงื่อนไขทั้งสองด้านล่าง:

• ผู้ใช้เปิดใช้งานอินพุตพินโดยใช้มาตรฐานที่ไม่ใช่ LVCMOS I/O บนเลน I/O ที่ไม่ได้ใช้สําหรับวัตถุประสงค์ EMIF
• เลน I/O อยู่ในแบงค์ HSIO เดียวกับที่ใช้ในการปรับใช้ fabric EMIF

งานที่เกี่ยวข้องมีให้สําหรับ Agilex™ 7 FPGA M-ซีรีส์ และ Agilex™ 5 FPGA อุปกรณ์ E-ซีรีส์ เพื่อแก้ปัญหานี้ อย่าเปิดใช้งานพินอินพุตด้วยมาตรฐาน I/O ที่ได้รับผลกระทบบนเลน I/O เฉพาะ

นอกจากนี้ยังมีโปรแกรมแก้ไขสําหรับแก้ไขปัญหาสําหรับอุปกรณ์ Agilex™ 5 FPGA E-ซีรีส์ คลิกที่นี่เพื่อดาวน์โหลด สําหรับซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชัน 24.1

ปัญหานี้จะได้รับการแก้ไขในเวอร์ชันซอฟต์แวร์ Quartus® Prime ในอนาคต