ID บทความ: 000098475 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 29/03/2024

ทําไมฉันถึงเห็นข้อผิดพลาดเมื่อวาง IOPLL สองแบงก์ Upstream ให้ห่างจากดาวน์สตรีม IOPLL เมื่อใช้คาสเคด IOPLL กับ Agilex™ 7 F-ซีรีส์ และ I-ซีรีส์

สิ่งแวดล้อม

    IP เอฟพีจีเอ Intel® IOPLL
BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

เมื่อวาง IOPLL 2 แบงค์ย่อย IO ปลายน้ําห่างจากปลายน้ํา IOPLL เมื่อใช้คาสเคด IOPLL ด้วย Agilex™ 7 F-ซีรีส์ และ I-ซีรีส์ ซอฟต์แวร์ Quartus® Prime Pro Edition จะออกข้อผิดพลาดต่อไปนี้:

ข้อผิดพลาด (14566): Fitter ไม่สามารถวางส่วนประกอบต่อพ่วง 1 ได้ เนื่องจากความขัดแย้งกับข้อจํากัดที่มีอยู่ (1 IOPLL)

แก้ไขข้อผิดพลาดที่อธิบายไว้ในข้อความย่อย แล้วเปิด Fitter อีกครั้ง

ฐานข้อมูลความรู้ FPGA อาจมีบทความเกี่ยวกับการแก้ไขปัญหาอุปกรณ์ต่อพ่วงนี้ล้มเหลว ตรวจทานข้อผิดพลาดแล้วไปที่ฐานข้อมูลความรู้ที่ https://www.intel.com/content/www/th/th/support/programmable/kdb-filter.html และค้นหาหมายเลขข้อความแสดงข้อผิดพลาดที่ระบุนี้

ความละเอียด

พึ่งพาซอฟต์แวร์ Quartus® Prime Pro Edition เพื่อตรวจสอบรูปแบบการใช้งานใด ๆ

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 2 ผลิตภัณฑ์

เอฟพีจีเอและเอฟพีจีเอ SoC Intel® Agilex™ 7 F-ซีรีส์
เอฟพีจีเอและเอฟพีจีเอ SoC Intel® Agilex™ 7 I-ซีรีส์

1

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทําขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรพึ่งพาความสมบูรณ์หรือความถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคําแปล เวอร์ชันภาษาอังกฤษจะมีผลบังคับและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้