ทําไมตัวจําลอง Synopsys VCS* ให้ผลลัพธ์การจําลองที่ไม่ถูกต้องสําหรับ Agilex™ 5 FPGAs

FPGAs Agilex™ 5 ไม่รองรับโฟลว์สองขั้นตอน Synopsys VCS* (คอมไพล์และละเอียดในขั้นตอนเดียวและจําลองในขั้นตอนถัดไป) คุณอาจเห็นผลลัพธ์การจําลองที่ไม่ถูกต้องขณะจําลองการออกแบบหลาย IP ด้วยตัวจําลอง Synopsys VCS หากคุณระบุไฟล์ต้นฉบับ IP และ Quartus® Simulation Library ทั้งหมดโดยใช้บรรทัดคําสั่ง VCS เดียว run_vcs

ทําตามขั้นตอนเหล่านี้เพื่อใช้โปรแกรมจําลอง Synopsys VCS* ด้วยโฟลว์ VCS MX:

1. สร้างไลบรารีการออกแบบโดยใช้คําสั่ง mkdir
2. คอมไพล์ไฟล์ต้นฉบับไลบรารีการจําลอง IP และ Quartus® ทั้งหมดในไลบรารีที่เกี่ยวข้องโดยใช้คําสั่ง vlogan หรือ vhdlan
3. ทํารายละเอียดการออกแบบระดับบนสุดโดยใช้คําสั่ง vcs โดยไม่ระบุไฟล์ต้นฉบับที่คอมไพล์ในขั้นตอนที่ 2
4. จําลองการออกแบบของคุณโดยใช้ไฟล์ปฏิบัติการ Simv ที่สร้างขึ้น

ขั้นตอนข้างต้นบางครั้งถูกเรียกว่า VCS หรือ VCS MX สามขั้นตอน (คอมไพล์ในขั้นตอนเดียวอธิบายในขั้นตอนถัดไปและจําลองในขั้นตอนสุดท้าย)

อ้างอิงสคริปต์การตั้งค่าการจําลอง VCS MX ที่สร้างตัวออกแบบแพลตฟอร์ม (/synopsys/vcsmx/vcsmx_setup.sh) สําหรับข้อมูลที่ไฟล์ไลบรารีที่จะคอมไพล์ ตัวอย่างคําสั่ง และอาร์กิวเมนต์คําสั่ง

หากคุณก่อนหน้านี้ใช้สคริปต์การตั้งค่าการจําลอง VCS ของ Platform Designer (/synopsys/vcs/vcs_setup.sh) ให้สลับไปใช้สคริปต์การตั้งค่าการจําลอง VCS MX ที่สร้างโดย Platform Designer (/synopsys/vcsmx/vcsmx_setup.sh)

โปรดดู คู่มือผู้ใช้ Quartus® Prime Pro Edition: การจําลองจากบริษัทอื่น สําหรับแนวทางเพิ่มเติมเกี่ยวกับการรวมสคริปต์การจําลอง Synopsys VCS MX ที่สร้างขึ้นเพื่อใช้ในสคริปต์การตั้งค่าการจําลองโครงการระดับสูงสุด