คำอธิบาย
เนื่องจากปัญหาในซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชัน 23.4 อาจวัดค่าเบี่ยงเบนที่สูงกว่าที่คาดไว้บนพิน rx_clkout ของ F-Tile PMA/FEC Direct PHY FPGA IP หรือ F-Tile PMA/FEC Direct Multirate FPGA IP Core เมื่อ CDR ถูกตั้งค่าให้ล็อคเพื่ออ้างอิงโหมดอ้างอิง
ความละเอียด
ไม่มีการแก้ไขปัญหาสําหรับปัญหานี้
ปัญหานี้ได้รับการแก้ไขในซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชัน 24.2