คำอธิบาย
เนื่องจากสูตรที่ไม่ถูกต้องในสถาปัตยกรรม F-Tile และคู่มือผู้ใช้ PMA และ FEC Direct PHY IP (UG20315) คุณอาจเห็นความถี่ VCO ที่คํานวณของโหมดเศษส่วน TX FGT PLL ใน IP Catalog GUI เมื่อเปิดใช้งานตัวเลือกโหมด เศษส่วน TX FGT PLL ที่ไม่ตรงกันกับความถี่ VCO ที่คํานวณโดยสูตรในสถาปัตยกรรม F-Tile และ PMA และ FEC Direct IP PHY คู่มือผู้ใช้ด้วย M, พารามิเตอร์ความถี่นาฬิกา K, N, L และอ้างอิงที่รายงานในหน้าต่างข้อความของระบบ
สูตรที่ถูกต้องคือ:
ความถี่ VCO = (M + k/2^22) * ความถี่ refclk (MHz) * mul_div / N
ความละเอียด
ขณะนี้ปัญหานี้ถูกกําหนดให้ได้รับการแก้ไขในการเปิดตัวสถาปัตยกรรม F-Tile ในอนาคต และคู่มือผู้ใช้ PMA และ FEC Direct PHY IP (UG20315)