คำอธิบาย
เนื่องจากปัญหาใน R-Tile Avalon® Streaming FPGA IP Core สําหรับ PCI Express* ระบบโฮสต์อาจรายงานความล้มเหลวของ Polling.Active Timeout เมื่อเรียกใช้การทดสอบการเปิดใช้งานลูปเปิดใช้งาน LTSSM ความล้มเหลวนี้จํากัดอยู่ที่พอร์ต 0 ของ R-Tile Avalon® Streaming FPGA IP สําหรับ PCI Express*
ความละเอียด
ปัญหานี้ไม่มีนัยยะการทํางาน และไม่ได้วางแผนที่จะได้รับการแก้ไขในซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชันในอนาคต