ID บทความ: 000098230 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 23/04/2024

ทําไม F-Tile Triple-Speed Ethernet FPGA IP Design Example ถึงเปิดใช้งานการปรับตัว RX โดยอัตโนมัติ

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • IP เอฟพีจีเอ Intel® Triple-Speed Ethernet
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาในซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชัน 23.4 การปรับตัว RX อัตโนมัติจะถูกเปิดใช้งานโดยอัตโนมัติในตัวอย่างการออกแบบที่สร้างโดย F-Tile Triple-Speed Ethernet FPGA IP

    ตาม AN 969: แนวทางการปรับแต่ง F-Tile PMA ต่อไปนี้เป็นแนวทางสําหรับการปรับตัว RX อัตโนมัติ:

    "สําหรับแอปพลิเคชันอัตราข้อมูลที่ต่ําลง ซึ่งมักจะใช้ข้อมูลที่ไม่ได้แปลงข้อมูล เช่น CPRI 6 Gbps และต่ํากว่า DisplayPort ที่มีขนาดน้อยกว่า 8 Gbps คุณสามารถปิดใช้งานการปรับแบบอัตโนมัติได้ นี่เป็นเพราะสําหรับแอปพลิเคชันข้อมูลที่ไม่ได้แปลงเหล่านี้ DFE อาจมีปัญหาในการผสานรวมและทําให้เกิดข้อผิดพลาดหรืออาจส่งผลให้ประสิทธิภาพลดลงหากการปรับตัวอัตโนมัติเปิดอยู่"

    ความละเอียด

    เพื่อหลีกเลี่ยงปัญหานี้ ให้ปรับเปลี่ยนไฟล์การตั้งค่า Quartus® (.qsf) ของตัวอย่างการออกแบบที่สร้างขึ้นเพื่อบายพาสการปรับใช้งานอัตโนมัติ RX ตามส่วน "การตั้งค่า FGT PMA" บนสถาปัตยกรรม F-Tile และคู่มือผู้ใช้ PMA และ FEC Direct PHY IP

    ปัญหานี้ได้รับการแก้ไขแล้วตั้งแต่เวอร์ชัน 24.1 ของซอฟต์แวร์ Quartus® Prime Pro Edition

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    เอฟพีจีเอและเอฟพีจีเอ SoC Intel® Agilex™ 7

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้