เนื่องจากปัญหาในซอฟต์แวร์ Quartus® Prime Pro Edition v23.2 ความล้มเหลวในการคอมไพล์จะเกิดขึ้นหลังจากสร้าง E-tile Ethernet IP สําหรับ Agilex™ 7 FPGA ตัวอย่างการออกแบบ พร้อมตัวเลือกต่อไปนี้:
- ตั้งค่าตัวแปรคอร์เป็นตัวเลือกอื่นนอกเหนือจากการกําหนดค่าใหม่แบบไดนามิก
- ทําเครื่องหมายที่ช่องทําเครื่องหมาย เปิดใช้งาน ANLT ;
- ตั้งค่าตัวแปรคอร์เป็น การกําหนดค่าใหม่แบบไดนามิก;
- สร้างตัวอย่างการออกแบบ
การคอมไพล์ล้มเหลวด้วยข้อความแสดงข้อผิดพลาดต่อไปนี้:
ข้อผิดพลาด(13264): ไม่สามารถแก้ไขไดรเวอร์คงที่หลายตัวสําหรับ "sl_csr_rst_dr_cpu สุทธิ[3]" ที่ ex_100G_alt_ehipc3_fm_2410_zfihiqq.sv(2284)
ข้อผิดพลาด(13265): ไดรเวอร์คงที่ที่ ex_100G_alt_ehipc3_fm_2410_zfihiqq.sv(3715)
ข้อผิดพลาด(16186): ไม่สามารถอธิบายลําดับชั้นผู้ใช้ระดับบนสุด
ข้อผิดพลาด: โฟลว์ล้มเหลว: ข้อผิดพลาด: การทํา Elaboration ล้มเหลวสําหรับพาร์ติชั่น "|"
เพื่อหลีกเลี่ยงปัญหานี้ โปรดตรวจสอบให้แน่ใจว่า เปิดใช้งาน ANLT ไม่ได้ตั้งค่าก่อนตั้งค่า Core Variant เป็น การกําหนดค่าใหม่แบบไดนามิก แล้วสร้างการออกแบบตัวอย่าง
ตัวเลือก ที่เปิดใช้งาน ANLT และ การกําหนดค่าใหม่แบบไดนามิก เป็นเพียงเอกสิทธิ์เฉพาะตัวและไม่ควรเปิดใช้งานในเวลาเดียวกัน
ปัญหานี้ได้รับการแก้ไขในซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชัน 24.1