เนื่องจากปัญหาในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition v23.4 เมื่อกําหนดค่า Intel® Agilex® 7 F-tile PMA/FEC Direct PHY Intel® FPGA IP ด้วยเลน FGT PMA มากกว่า 8 เลน ตัวแก้ไขพารามิเตอร์ IP แสดงข้อความเตือนแทนที่จะเป็นข้อความแสดงข้อผิดพลาด การออกแบบอาจล้มเหลวในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition, ขั้นตอนการวิเคราะห์การออกแบบ
หากต้องการใช้เลน PMA มากกว่า 8 เลนพร้อมความกว้าง PMA 64 บิต คุณสามารถใช้ Intel® FPGA IP F-Tile PMA/FEC Direct PHY หลายเลนและจํากัดจํานวนเลนใน F-Tile PMA/FEC Direct PH Intel® FPGA IP Y เดี่ยวสูงสุดแปดเลน ตัวอย่างเช่น หากคุณต้องการช่องสัญญาณสิบสองช่อง คุณสามารถใช้อินสแตนซ์สามช่องของ F-Tile PMA/FEC Direct PHY Intel® FPGA IP 4 ช่องสัญญาณ
ปัญหานี้ถูกกําหนดให้ได้รับการแก้ไขในรุ่นอนาคตของซอฟต์แวร์ Intel® Quartus® Prime Pro Edition