คำอธิบาย
เนื่องจากปัญหาในซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชัน 23.4 และรุ่นก่อนหน้า F-Tile Ethernet FPGA Hard IP ที่เปิดใช้งานการควบคุมการไหลเวียนถูกบล็อกไม่ให้ส่งการรับส่งข้อมูลเมื่อได้รับเฟรม PFC (การควบคุมการไหลตามลําดับความสําคัญ) จากพาร์ทเนอร์ลิงก์
โดยปกติการรับส่งข้อมูลจะถูกบล็อกเมื่อพารามิเตอร์ หยุดการรับส่งข้อมูล TX เมื่อพาร์ทเนอร์การเชื่อมต่อส่ง Pause ใน IP GUI ถูกตั้งค่าเป็น ใช่ ในที่นี้ คุณจะเห็น o_tx_ready o_tx_ready ต่ํา นําไปสู่การบล็อกการจราจร
ความละเอียด
ปัญหานี้ได้รับการแก้ไขแล้วเริ่มต้นด้วยซอฟต์แวร์ Quartus Prime Pro Edition เวอร์ชัน 24.1