คำอธิบาย
เนื่องจากปัญหาในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชัน 23.2 และ 23.3 โปรแกรมจําลอง Synopsys VCS* ล้มเหลวเมื่อกําหนดเป้าหมายตัวอย่างการออกแบบ Intel® FPGA IP อีเธอร์เน็ตความเร็วสามเท่า F-Tile
ความละเอียด
เพื่อหลีกเลี่ยงปัญหานี้ ผนวกสวิตช์การจําลอง "-debug_region=encrypt" ใน USER_DEFINED_ELAB_OPTIONS ในสคริปต์การจําลอง Synopsys VCS* ที่สร้างขึ้น (run_vcs.sh) สําหรับ F-Tile Triple-Speed Ethernet Intel® FPGA IP Design Example
ปัญหานี้ได้รับการแก้ไขในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชัน 23.4