ข้อผิดพลาดนี้จะเกิดขึ้นเมื่อใช้ Questa*-Intel® FPGA Edition เพื่อจําลอง Intel Agilex® 7 M-ซีรีส์ FPGA EMIF IP สําหรับตัวอย่างการออกแบบอินเทอร์เฟซ DDR5
เมื่อต้องการหลีกเลี่ยงปัญหานี้ ให้ทําตามขั้นตอน ต่อไปนี้:
- เปิด ไฟล์ msim_setup.tcl ภายใต้โฟลเดอร์ .../sim/ed_sim/mentor
- ปรับเปลี่ยน คําสั่งต่อไปนี้:
eval vsim -suppress 2732 -ยับยั้ง 1130 -ระงับ 7041 -ยับยั้ง 7033 $elabcommand
ถึง
eval vsim -nocvg -suppress 2732 -ยับยั้ง 1130 -ยับยั้ง 7041 -ระงับ 7033 $elabcommand