ID บทความ: 000097681 ประเภทข้อมูล: ข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 15/04/2024

ทําไมแพ็กเก็ตที่มีขนาดไม่ถูกต้องส่งจากระบบย่อย Ethernet FPGA IP สําหรับตัวแปรหลายพอร์ต Agilex™ 7 F-Tile เมื่อพารามิเตอร์การกําหนดค่าใหม่แบบไดนามิกถูกเปิดใช้งาน และพารามิเตอร์อินเทอร์เฟซไคลเอ็นต์ถูกตั้งค่าเป็น MAC Segmented

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาในซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชัน 23.4 แพ็กเก็ตขนาดไม่ถูกต้องจะถูกส่งจากตัวแปร Agilex™ 7 F-Tile หลายพอร์ตของระบบย่อยอีเธอร์เน็ต FPGA IP เมื่อมีการเปิดใช้งานพารามิเตอร์การกําหนดค่าใหม่แบบไดนามิกและพารามิเตอร์อินเทอร์เฟซไคลเอ็นต์ถูกตั้งค่าเป็น MAC Segmented ปัญหานี้จะส่งผลกระทบต่อพอร์ตที่กําหนดค่าใหม่ได้แบบไดนามิกทั้งหมดตั้งแต่ 50GbE ถึง 400GbE

    ความละเอียด

    ไม่มีการแก้ไขปัญหาสําหรับปัญหานี้

    ปัญหานี้ได้รับการแก้ไขแล้วตั้งแต่เวอร์ชัน 24.1 ของซอฟต์แวร์ Quartus® Prime Pro Edition

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    เอฟพีจีเอและเอฟพีจีเอ SoC Intel® Agilex™ 7

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้