ID บทความ: 000097662 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 23/04/2024

ข้อผิดพลาดภายใน: ระบบย่อย: REGPACK, ไฟล์: /quartus/qcl/regpack/regpack_util.cpp, บรรทัด: 1190

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาในซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชัน 23.4 และรุ่นก่อนหน้า คุณอาจเห็นข้อผิดพลาดภายในระหว่างขั้นตอนวางแผนของ Fitter ปัญหานี้สามารถเกิดขึ้นได้กับ Arria® 10 และ Cyclone® 10 DSP IP เนื่องจากไม่มีพารามิเตอร์ input_systolic_clken หรือ input_systolic_clock

    ความละเอียด

    เมื่อต้องการหลีกเลี่ยงปัญหานี้ ให้ทําตามขั้นตอนเหล่านี้ในลําดับใดๆ:

    • ป้องกันการบรรจุรีจิสเตอร์เอาต์พุตโดยการใช้การมอบหมายบนรีจิสเตอร์ (1 เพียงพอ) หรือปรับเปลี่ยน RTL เพื่อย้ายรีจิสเตอร์เหล่านี้ไปยังอินพุต
      • เช่น set_instance_assignment -ชื่อ QII_AUTO_PACKED_REGISTERS ปิด -to p_o[0]~reg0 -entity <name>
    • เพิ่มการตรวจจับตัวทําข้อมูลให้ตรงกันจากงานที่มอบหมายให้กับรีจิสเตอร์อินพุตทั้งหมด
      • เช่น (* altera_attribute = {" -name SYNCHRONIZER_IDENTIFICATION OFF "} *) ลอจิกที่ลงนาม [DATA_WIDTH-1:0] <รีจิสเตอร์>[1:0];

    ปัญหานี้ได้รับการแก้ไขตั้งแต่เวอร์ชัน 24.1 ของซอฟต์แวร์ Quartus® Prime Pro Edition

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 2 ผลิตภัณฑ์

    Intel® Arria® 10 FPGA และ SoC FPGA
    Intel® Cyclone® 10 FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้