เริ่มต้นด้วยเวอร์ชัน 23.4 ซอฟต์แวร์ Intel® Quartus® Prime Pro Edition จะบังคับใช้การตรวจสอบที่เหมาะสม การกําหนด QSF ต้องจํากัด พิน OSC_CLK_1 ของอุปกรณ์สําหรับโครงการที่มีตัวรับส่งสัญญาณในการออกแบบ
ความล้มเหลวในการรวมข้อจํากัด .qsf ที่จําเป็นนี้จะส่งผลให้เกิดข้อผิดพลาดของแบบฟอร์มที่แสดงด้านล่างระหว่างขั้นตอน fitter ของการคอมไพล์ซอฟต์แวร์ Intel® Quartus® Prime Pro Edition
ข้อผิดพลาด "Intel FPGA IP สร้างอินสแตนซ์ในการออกแบบต้องใช้ตัวเลือก DEVICE_INITIALIZATION_CLOCK เพื่อตั้งค่าเป็น OSC_CLK_1_25MHZ OSC_CLK_1_100MHZ หรือ OSC_CLK_1_125MHZ งานมอบหมายนี้หายไปในไฟล์ QSF"
เพื่อหลีกเลี่ยงข้อผิดพลาดนี้ คุณต้อง เพิ่ม การ มอบหมาย ของฟอร์มต่อไปนี้ลงในไฟล์ *.qsf ของโครงการของคุณ:
set_global_assignment-ชื่อ DEVICE_INITIALIZATION_CLOCK <OSC_CLK_1_25MHZ OSC_CLK_1_100MHZ หรือ OSC_CLK_1_125MHZ>
ความถี่ที่เลือกสําหรับการกําหนดนี้ต้องตรงกับความถี่ที่คุณให้ไว้สําหรับพิน OSC_CLK_1 ของอุปกรณ์ของคุณ
ตัวอย่างเช่น หากคุณให้นาฬิกา 125MHz บน พิน OSC_CLK_1 ของอุปกรณ์ของคุณ งานมอบหมายจะแสดงด้านล่าง:
set_global_assignment -ชื่อ DEVICE_INITIALIZATION_CLOCK OSC_CLK_1_125MHZ