ทําไมฉันถึงเห็นข้อความแสดงข้อผิดพลาดที่ระบุว่า "อุปกรณ์จําเป็นต้องมีตัวเลือก DEVICE_INITIALIZATION_CLOCK เพื่อตั้งค่าเป็นตัวอย่างการออกแบบ IP OSC_CLK_1_25MHZ OSC_CLK_1_100MHZ หรือ OSC_CLK_1_125MHZ" เมื่อคอมไพล์ตัวอย่างการออกแบบ IP FPGA MAC ...

เนื่องจากปัญหาใน F-Tile Low Latency Ethernet 10G MAC FPGA IP ทําให้ F-Tile Low Latency Ethernet 10G MAC FPGA ตัวอย่างการออกแบบจะไม่คอมไพล์โดยมีข้อผิดพลาดต่อไปนี้

ข้อผิดพลาด (22849): FPGA IP ในการสร้างอินสแตนซ์ในการออกแบบต้องใช้ตัวเลือก DEVICE_INITIALIZATION_CLOCK ในการตั้งค่าเป็น OSC_CLK_1_25MHZ OSC_CLK_1_100MHZ หรือ OSC_CLK_1_125MHZ ขาดการมอบหมายนี้ในไฟล์การตั้งค่า Quartus (ไฟล์*.qsf)

หากต้องการแก้ไขปัญหานี้ ให้อัปเดตไฟล์การตั้งค่า Quartus (ไฟล์*.qsf) ที่สร้างขึ้นสําหรับ F-Tile Low Latency Ethernet 10G MAC FPGA IP Design ตัวอย่างที่มีข้อจํากัด "set_global_assignment -name DEVICE_INITIALIZATION_CLOCK OSC_CLK_1_100MHZ" ด้วยตนเองและรันการคอมไพล์อีกครั้ง

ปัญหานี้ได้รับการแก้ไขแล้วเริ่มต้นด้วยซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชัน 24.1