เนื่องจากปัญหาในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชัน 23.3 และรุ่นก่อนหน้า คุณจะสังเกตเห็นข้อผิดพลาดการจําลองของ Intel® FPGA IP R-Tile สําหรับตัวอย่างการออกแบบ Compute Express Link* (CXL*) เมื่อเลือก DK-DEV-AGI027RBES (ชุดพัฒนา RevB B0)
ข้อความแสดงข้อผิดพลาดจะคล้ายกับที่แสดงด้านล่าง:
โมดูล Error-[MPD] ที่ประกาศไปก่อนหน้านี้
โมดูลถูกประกาศไว้ก่อนหน้านี้ที่:
"xxxx/intel_rtile_cxl_top_0_ed/hardware_test_design/common/mc_top/emif_ip/emif/altera_emif_arch_fm_191/sim/altera_emif_arch_fm_bufs.sv",
18
โดยจะต่อมาได้ที่:
"xxxx/intel_rtile_cxl_top_0_ed/hardware_test_design/ทั่วไป/mc_top/emif2_ip/emif2/altera_emif_arch_fm_191/sim/altera_emif_arch_fm_bufs.sv",
18: โทเค็นคือ 'altera_emif_arch_fm_bufs'
altera_emif_arch_fm_bufs โมดูล #(
ปัญหานี้ถูกกําหนดให้ได้รับการแก้ไขในรุ่นอนาคตของซอฟต์แวร์ Intel® Quartus® Prime Pro Edition
เมื่อต้องการหลีกเลี่ยงปัญหานี้ อ้างอิง การแก้ไขต่อไปนี้ ของรายการแฟ้ม:
1. เปิด /sim_filelist "ed_ip_filelist.f"
2.แสดงความคิดเห็นออกทุกบรรทัดที่เกี่ยวข้องกับ "emif2" และรันการจําลอง