คำอธิบาย
เนื่องจากปัญหาในซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชัน 23.3 และรุ่นก่อนหน้า Agilex™ 7 R-Tile Compute Express Link* (CXL) 1.1/2.0 FPGA IP จะไม่ลบที่อยู่ฐาน HDM ซึ่งทําให้เกิดที่อยู่ที่แปลงที่ไม่คาดคิดในตรรกะของผู้ใช้
เช่น:
1. ธุรกรรมที่มีที่อยู่ฐาน HDM = 0x4f414c000000 และออฟเซต = 0 ดังนั้นที่อยู่ที่สมบูรณ์ควร 0x4f414c000000 + 0 = 0x4f414c000000;
2. Agilex™ 7 R-Tile Compute Express Link* (CXL) 1.1/2.0 FPGA เอาต์พุต IPCXL IP เป็นลอจิกของผู้ใช้ด้วยที่อยู่ที่แปลงแล้ว[51:6] = 0x13d0_5300_0000;
3. ที่อยู่ที่แปลงนี้จะไม่กําหนดเส้นทางไปยังที่อยู่หน่วยความจําเป้าหมาย 0 ซึ่งอาจทําให้เกิดลักษณะการทํางานที่ไม่คาดคิด
ความละเอียด
ปัญหานี้ถูกกําหนดให้ได้รับการแก้ไขในซอฟต์แวร์ Quartus® Prime Pro Edition ในอนาคต