เริ่มต้นในซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชัน 23.4 ข้อผิดพลาดด้านล่างจะปรากฏเมื่อใช้พาธข้อมูล Agilex™ 7 FPGA F-Tile 200G Hard IP เช่น เมื่อใช้ PAM4 8x53Gpbs พร้อมการออกแบบลูปแบ็คแบบอนุกรม QSFPDD บนโปรเซสเซอร์ Nios® V/m:
ข้อผิดพลาด (24297): ไม่สามารถใช้ตําแหน่ง 200G Hard IP ehip200g_st_x1_7_rx และตําแหน่งช่อง FGT fgt_q0_ch0_rx เป็น 200G Hard IP จะไม่รองรับ OPN นี้ในขณะนี้ หากคุณต้องการ 200G Hard IP โปรดติดต่อตัวแทนของ Intel Field
ข้อผิดพลาด: ไม่สามารถตั้งโปรแกรมการออกแบบบน F-Tile ที่มีอยู่เนื่องจากข้อจํากัดของตําแหน่งที่กําหนดขัดแย้งกัน หรือเนื่องจากการออกแบบต้องใช้ทรัพยากรมากขึ้นเมื่อเทียบกับผลิตภัณฑ์ปัจจุบันที่พร้อมใช้งานบนอุปกรณ์ปัจจุบัน
เริ่มตั้งแต่ซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชัน 23.4 เป็นต้นไป F-Tile 200G Hard IP block นําเสนอบน OPNs ที่มีอยู่โดยไม่มีส่วนต่อท้ายและ "B" ต่อท้าย สําหรับการสร้างต้นแบบใช้เฉพาะโปรแกรมแก้ไขเพื่อเปิดใช้งานการคอมไพล์และการสร้างไฟล์ SOF
โปรดติดต่อตัวแทนภาคสนามของ Intel® หากคุณต้องการโปรแกรมแก้ไขสําหรับการประเมินต้นแบบ F-Tile 200G บน OPNs ไม่รวมถึงส่วนต่อท้าย C