เนื่องจากปัญหาในซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชัน 23.3 และรุ่นก่อนหน้า Agilex™ 7 R-Tile Compute Express Link* (CXL) 1.1/2.0 FPGA IP ไม่รองรับการทํางานต่อเนื่องบนอินเทอร์เฟซที่แมปหน่วยความจํา Avalon®ของช่อง CXL.io
ปัญหานี้ถูกกําหนดให้ได้รับการแก้ไขในซอฟต์แวร์ Quartus® Prime Pro Edition ในอนาคต