ID บทความ: 000097511 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 06/12/2024

ข้อผิดพลาดภายใน: ระบบย่อย: U2B2_GENERIC, ไฟล์: /quartus/db/u2b2_generic/u2b2_generic_translator.cpp, บรรทัด: 796

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาในซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชัน 22.4 คุณอาจเห็นข้อผิดพลาดภายในระหว่างขั้นตอน Fitter ปัญหานี้เกิดขึ้นเมื่อกําหนดเป้าหมายอุปกรณ์ Agilex™ 7 และใช้การกําหนดค่าดีเลย์เชนอินพุตหรือเอาต์พุตสําหรับ PHY Lite สําหรับพิน IP อินเทอร์เฟซแบบขนาน

    ความละเอียด

    เพื่อหลีกเลี่ยงปัญหานี้ ให้ลบการตั้งค่าการกําหนดห่วงโซ่การหน่วงเวลาอินพุตและเอาต์พุตสําหรับพินทั้งหมดที่เชื่อมต่อกับ PHY Lite สําหรับ IP อินเทอร์เฟซแบบขนาน

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    เอฟพีจีเอและเอฟพีจีเอ SoC Intel® Agilex™ 7

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้