ID บทความ: 000097417 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 18/06/2025

ทําไมซอฟต์แวร์ Quartus® Prime Standard Edition เวอร์ชัน 22.1 ลงไปจนถึง "ข้อผิดพลาด (165012): พิน DQS 'dpclk' มีการตั้งค่าการหน่วงเวลานาฬิกาอเนกประสงค์ แต่มีข้อจํากัดอยู่ที่พิน 'PIN XX' ที่ไม่รองรับการตั้งค่านี้"

สิ่งแวดล้อม

    Intel® Quartus® Prime Standard Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

เนื่องจากปัญหาในซอฟต์แวร์ Quartus® Prime Standard Edition เวอร์ชัน 22.1 ลง ข้อผิดพลาดจะแสดงขึ้นเมื่อเพิ่มการหน่วงเวลาอินพุตนาฬิกาอเนกประสงค์ไปยังพิน DPCLK ของ FPGA 10 LP Cyclone®

ความละเอียด

นี่ถูกกําหนดให้ได้รับการแก้ไขในซอฟต์แวร์ Quartus® Prime Standard Edition ในอนาคต

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

Intel® Cyclone® 10 LP FPGA

1

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้