คำอธิบาย
คุณอาจเห็นพอร์ตอินพุต/เอาต์พุตที่ไม่มีข้อจํากัดที่พิน EMIF เมื่อคุณคอมไพล์ Agilex™ 7 FPGA M-ซีรีส์ EMIF IP
ความละเอียด
คุณสามารถปฏิเสธการเตือนที่ไม่มีข้อจํากัดเหล่านี้ได้ ค่าหน่วงเวลาของพินเหล่านี้ได้รับการปรับเทียบที่รันไทม์โดยเฟิร์มแวร์ EMIF และพินเหล่านั้นไม่มีค่าในการวิเคราะห์การกําหนดเวลา
ปัญหานี้ถูกกําหนดให้ได้รับการแก้ไขในการเปิดตัวซอฟต์แวร์ Quartus® Prime Pro Edition ในอนาคต