ID บทความ: 000097369 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 28/11/2023

ทําไมจึงไม่ได้รับสัญญาณ Write Response (BVALID) ในโหมดซิงโครไนซ์ DDR4 Fabric เมื่อใช้ตัวสร้างการรับส่งข้อมูลแบบกําหนดเอง

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชัน 23.2 คุณอาจเห็นว่าสัญญาณ BVALID ไม่ตอบสนองหลังจากส่งคําขอเขียนไปยัง AXI Bus

    ปัญหานี้พบเฉพาะเมื่อใช้ตัวสร้างการรับส่งข้อมูลแบบกําหนดเอง

    ความละเอียด

    เพื่อแก้ไขปัญหานี้ คุณต้องเพิ่มแอตทริบิวต์การเก็บรักษาให้กับรีจิสเตอร์ทั้งหมดที่ขับเคลื่อนพอร์ตเอาต์พุตของโมดูลตัวสร้างการรับส่งข้อมูลแบบกําหนดเอง

    ในบรรทัดเดียวกันที่คุณประกาศลอจิกเอาต์พุต คุณควรเพิ่ม "/* synthesis dont_merge syn_preserve = 1 */"

    ตัวอย่างเช่น:-

    • dont_merge syn_preserve การสังเคราะห์ reg driver0_axi4_awvalid /* เอาต์พุต = 1 */ ,

    ข้อมูลเพิ่มเติม

    ปัญหานี้ถูกกําหนดให้ได้รับการแก้ไขในรุ่นอนาคตของซอฟต์แวร์ Intel® Quartus® Prime Pro Edition

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    เอฟพีจีเอและเอฟพีจีเอ SoC Intel® Agilex™ 7

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้