ID บทความ: 000097367 ประเภทข้อมูล: ข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 12/06/2024

ทําไมการจําลองตัวอย่างการออกแบบ LPDDR5 Agilex™ 7 FPGA M-ซีรีส์ EMIF IP ล้มเหลว

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • IP เอฟพีจีเอ Intel® Stratix® 20 อินเทอร์เฟซหน่วยความจำภายนอก
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    เนื่องจากปัญหาในซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชัน 23.2 คุณจะเห็นว่าการออกแบบตัวอย่าง LPDDR5 ล้มเหลวในการจําลอง Questa* FPGA Edition

    การออกแบบเดียวกันกําลังผ่านการจําลองในโปรแกรมจําลอง VCS*

    ความละเอียด

    ไม่มีการแก้ไขปัญหาสําหรับปัญหานี้

    ปัญหานี้ได้รับการแก้ไขเริ่มต้นด้วยซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชัน 23.4

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้