ทําไมการวิเคราะห์และการสังเคราะห์จึงล้มเหลวในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เมื่อโครงการมีอินสแตนซ์หลายตัวของ E-Tile Hard IP สําหรับ Intel® FPGA IP อีเธอร์เน็ตพร้อมโหมด Dynamic Reconfiguration(DR)

เนื่องจากปัญหาใน E-Tile Hard IP สําหรับ Intel® FPGA IP อีเธอร์เน็ต การเพิ่มหลายอินสแตนซ์ของ E-Tile Hard IP สําหรับ Intel® FPGA IP อีเธอร์เน็ตในโปรเจ็คที่มีโหมด Dynamic Reconfiguration (DR) จะทําให้การวิเคราะห์และการสังเคราะห์ล้มเหลว ความล้มเหลวเกิดจากหลายอินสแตนซ์ของการสร้างชื่อไฟล์ที่คล้ายกัน ด้านล่างนี้เป็นตัวอย่างของข้อความแสดงข้อผิดพลาดทั่วไปที่จะพบเห็นด้านล่าง:

ข้อผิดพลาด(13452): ข้อผิดพลาดการสร้างอินสแตนซ์โมดูล Verilog HDL ที่ alt_ehipc3_reset_controller_dr.sv(173): โมดูล "alt_ehipc3_reset_controller" ไม่มีพารามิเตอร์ชื่อ "POWER_ON_RESET_EN"

ข้อผิดพลาด(13452): ข้อผิดพลาดการสร้างอินสแตนซ์โมดูล Verilog HDL ที่ alt_ehipc3_reset_controller_dr.sv(182): โมดูล "alt_ehipc3_reset_controller" ไม่มีพารามิเตอร์ชื่อ "DR_EN"

ข้อผิดพลาด(21358): ข้อผิดพลาด Verilog HDL ที่ alt_ehipc3_reset_controller_dr.sv(185): 'clk' ไม่ใช่พอร์ต

ข้อผิดพลาด(13305): ข้อผิดพลาด Verilog HDL ที่ alt_ehipc3_reset_controller_dr.sv(187): ไม่พบพอร์ต "i_reserved"

ข้อผิดพลาด(13305): ข้อผิดพลาด Verilog HDL ที่ alt_ehipc3_reset_controller_dr.sv(188): ไม่พบพอร์ต "o_reserved"

ข้อผิดพลาด(13305): ข้อผิดพลาด Verilog HDL ที่ alt_ehipc3_reset_controller_dr.sv(189): ไม่พบพอร์ต "clear_pending_resets"

เมื่อต้องการแก้ไขปัญหานี้ในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชัน 22.2

ดาวน์โหลดและติดตั้งโปรแกรมแก้ไข 0.55 จากลิงค์ต่อไปนี้:

• ซอฟต์แวร์ Intel® Quartus® Prime Pro Edition v22.2 Patch 0.55 สําหรับ Windows (.exe)
• ซอฟต์แวร์ Intel® Quartus® Prime Pro Edition v22.2 Patch 0.55 สําหรับ Linux (.run)
• Readme สําหรับซอฟต์แวร์ Intel® Quartus® Prime Pro Edition v22.2 Patch 0.55 (.txt)

ปัญหานี้ได้รับการแก้ไขในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชัน 23.4