มาโคร 'REMOVE_SRC_NIOS' ได้รับการจัดการเพื่อเร่งความเร็วการจําลองเมื่อเปิดใช้งานและรองรับในสคริปต์การจําลองการออกแบบตัวอย่าง F-Tile Ethernet FPGA Hard IP ทั้งหมดในซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชัน 23.3 ยกเว้นสคริปต์จําลอง Xcelium™ และ Aldec Riviera
เมื่อใช้ F-Tile Ethernet FPGA Hard IP นอกการออกแบบตัวอย่าง สิ่งสําคัญคือต้องรีเซ็ต assert เมื่อเริ่มต้นและรักษาจนกว่าจะได้รับการรับการรับยอมรับ ขั้นตอนเหล่านี้ไม่สามารถใช้ได้กับเครื่องมือการจําลอง Xcelium และ Aldec Riviera
มีข้อจํากัดเฉพาะที่เกี่ยวข้องกับแมโคร 'REMOVE_SRC_NIOS':
- ซึ่งไม่รองรับคุณสมบัติ Dynamic Reconfiguration, Auto-negotiation (AN) และ Link training (LT)
- ไม่รองรับหลายอัตราที่มีพอร์ตหลายพอร์ต
- เมื่อใช้หลายพอร์ต จะต้องรีเซ็ตพอร์ตทั้งหมด
เมื่อคุณทํางานกับโปรแกรมจําลอง Xcelium หรือ Aldec Riviera และใช้มาโคร 'REMOVE_SRC_NIOS' คุณอาจประสบปัญหากับเลน TX และ RX ที่ล้มเหลว
สําหรับโปรแกรมจําลอง Xcelium และ Aldec Riviera มีวิธีแก้ไขปัญหาสําหรับซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชัน 23.3 เพื่อใช้มาโคร 'SRC_SPEC_SPEED_UP' แทนที่จะใช้มาโคร 'REMOVE_SRC_NIOS'
สําหรับโปรแกรมจําลองอื่นๆ ข้อจํากัดและการสนับสนุนแมโคร 'REMOVE_SRC_NIOS' กับ IP อื่นๆ ได้รับการกําหนดให้ได้รับการแก้ไขในซอฟต์แวร์ Quartus® Prime Pro Edition รุ่นอนาคต