ID บทความ: 000097185 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 23/05/2024

ทําไมฉันถึงพบการละเมิดเวลาในเส้นทางแฟบริกคอร์เมื่อเรียกใช้การออกแบบ Agilex™ 7 FPGA HBM2E IP ด้วยนาฬิกาหลัก หรือชุดนาฬิกาฮาร์ดแวร์การเชื่อมโยง NoC ใกล้กับความถี่สัญญาณนาฬิกาที่แนะนํา

สิ่งแวดล้อม

  • ซอฟต์แวร์การออกแบบ Intel® Quartus® Prime
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาเกี่ยวกับซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชัน 23.3 คุณอาจพบการละเมิดเวลาในเส้นทางแฟบริกคอร์เมื่อคุณตั้งค่านาฬิกาหลักหรือนาฬิกาฮาร์ดแวร์ NoC Bridge ใกล้กับความถี่สัญญาณนาฬิกาที่แนะนําในการออกแบบ IP HBM2E

    ความละเอียด

    หากต้องการแก้ไขปัญหานี้ ให้ลด Fmax ลง 10 ถึง 20 MHz ในซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชัน 23.3 หรือลองกวาดตัวอย่างด้วยการออกแบบของคุณ

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    เอฟพีจีเอและเอฟพีจีเอ SoC Intel® Agilex™ 7

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้