คำอธิบาย
ในการเปิดใช้งาน Intel Agilex® 7 FPGA Scheme 2 DDR4 IP ใน DIMM ด้วย 2 อันดับในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชัน 23.3 เราต้องใช้นาฬิกา CK
"Force Ranks เพื่อแชร์หนึ่งนาฬิกาอินเทอร์เฟซหน่วยความจํา" = True
"Alert_N Pin Placement" = Alert_N ใน AC2
"จํานวนเลน AC ขั้นต่ําสําหรับ DDR4" = 3
ความละเอียด
ปัญหานี้ได้รับการแก้ไขแล้วโดยเริ่มด้วยซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชัน 23.4