ID บทความ: 000097179 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 10/01/2024

อินเทอร์เฟซหน่วยความจํา DDR5 หรือ LPDDR5 สําหรับอุปกรณ์ Intel Agilex® 5 และ Intel Agilex® 7 FPGA รองรับคําสั่งกล่องจดหมายไปยังทุกช่องสัญญาณสําหรับอินสแตนซ์หลายช่องสัญญาณหรือไม่

สิ่งแวดล้อม

  • ซอฟต์แวร์การออกแบบ Intel® Quartus® Prime
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    สําหรับ Intel Agilex® 7 FPGA และ Intel Agilex® 5 FPGA ในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชัน 23.3, DDR5 2x16 และ LPDDR5 2x16 EMIF IP mailbox command "GET_MEM_INTF_INFO" ส่งคืน 1 คําสั่งกล่องจดหมายทั้งหมดสามารถเข้าถึง CH1 ของอินเทอร์เฟซเท่านั้น

    ความละเอียด

    การปรับปรุงคุณสมบัตินี้เริ่มขึ้นด้วยซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชัน 23.4

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้