ID บทความ: 000097173 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 30/10/2023

คําเตือน(16735): การแจ้งเตือน Verilog HDL ที่ ddrx_ropt_ctrl.sv(1821): ความยาวบิตจริง 2 แตกต่างจากความยาวบิตอย่างเป็นทางการ 8 สําหรับพอร์ต

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    คําเตือนนี้อาจพบได้ในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชัน 23.3 เมื่อคุณคอมไพล์การออกแบบที่มีระบบย่อยของหน่วยความจํา Intel® FPGA IP สร้างอินสแตนซ์ Intel® FPGA IP หน่วยความจําที่จัดการได้เนื้อหาโดยใช้อัลกอริธึม MBL

    ความละเอียด

    เป็นเรื่องปลอดภัยที่จะละเว้นคําเตือนนี้
    ปัญหานี้ถูกกําหนดให้ได้รับการแก้ไขในรุ่นอนาคตของซอฟต์แวร์ Intel® Quartus® Prime Pro Edition

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    อุปกรณ์ที่ตั้งโปรแกรมได้ Intel®

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้