เนื่องจากปัญหาในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชัน 23.3 และรุ่นก่อนหน้า คุณสมบัติ CDR freeze สําหรับแอพพลิเคชั่น GPON จะไม่ทํางานตามที่คาดหวังเมื่อใช้ Intel® FPGA IP F-Tile PMA/FEC Direct PHY
เพื่อให้คุณสมบัติ CDR หยุดทํางาน คุณต้อง:
1. กําหนดค่า F-Tile PMA/FEC Direct PHY Intel® FPGA IP GUI ดังนี้:
- ตั้งค่า กฎการกําหนดค่า FGT PMA เป็น GPON
- ตั้งโหมดการปรับตัวเป็นคู่มือ
- เปิดใช้งานพอร์ต fgt_rx_cdr_fast_freeze_sel
- เปิดใช้งานพอร์ต fgt_rx_cdr_freeze
2. หลังจากตั้งโปรแกรมไฟล์ SOF การออกแบบแล้ว ให้เปิดใช้งานคุณสมบัติ CDR freeze โดยตั้งค่ารีจิสเตอร์ FGT สองตัวต่อไปนี้:
- 0x62000[16] ถึง 1'b1
- 0x62004[12] ถึง 1'b1
โปรดทราบว่ารีจิสเตอร์ข้างต้นใช้ได้กับช่องสัญญาณที่วางบนเลน 0 เท่านั้น สําหรับช่องสัญญาณที่วางอยู่บนเลนอื่น คุณจําเป็นต้องเพิ่มที่อยู่ออฟเซต สําหรับรายละเอียดเพิ่มเติม โปรดดูที่สถาปัตยกรรม F-Tile และคู่มือผู้ใช้ PMA และ FEC Direct PHY IP
3.ผลักดันสัญญาณดังนี้:
- ผูกสัญญาณ fgt_rx_cdr_fast_freeze_sel เป็น 1'b0
- ยืนยัน สัญญาณ fgt_rx_cdr_freeze เป็น 1'b1 เมื่อ Burst สิ้นสุดและยกเลิกการยืนยันสัญญาณ fgt_rx_cdr_freeze เป็น 1'b0 เมื่อ Burst เริ่มต้น
ปัญหานี้ถูกกําหนดให้ได้รับการแก้ไขในรุ่นอนาคตของซอฟต์แวร์ Intel® Quartus® Prime Pro Edition