คำอธิบาย
เนื่องจากความผิดพลาดในเวอร์ชั่น 2023.4.10 ของ F-tile SDI II FPGA คู่มือผู้ใช้ตัวอย่างการออกแบบ IP ข้อมูลเกี่ยวกับตําแหน่งสวิตช์บนชุดพัฒนาจะระบุอยู่ภายใต้ Subchapter 1.4 การคอมไพล์และการทดสอบการออกแบบในฮาร์ดแวร์ณ จุดที่ 5 ไม่ถูกต้อง
ความละเอียด
ข้อมูลที่ถูกต้องเกี่ยวกับตําแหน่งของสวิตช์บนชุดพัฒนาดังนี้:
ตรวจสอบให้แน่ใจว่าสวิตช์ทั้งหมดในชุดพัฒนาอยู่ในตําแหน่งเริ่มต้น โปรดดูข้อมูลเพิ่มเติมได้ที่คู่มือผู้ใช้ชุดเครื่องมือพัฒนา SoC ตัวรับส่งสัญญาณจาก Intel Agilex® 7 I-ซีรีส์
ถ้าคุณกําลังสร้างการวนกลับแบบขนานด้วยตัวอย่างการออกแบบ VCXO ภายนอก ให้สลับออนบอร์ด DIPSW S10.2 ไปยังตําแหน่ง OFF
ข้อมูลอัปเดตนี้จะถูกเพิ่มในคู่มือผู้ใช้ตัวอย่างการออกแบบ F-Tile SDI II Intel® FPGA IP ในอนาคต