ID บทความ: 000097063 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 29/01/2024

ข้อผิดพลาด (16058): PLL ที่ใช้เครือข่ายนาฬิกา x1 และไดรฟ์ช่อง HSSI เดียวกันต้องอยู่ในแบงค์ตัวรับส่งสัญญาณเดียวกัน

สิ่งแวดล้อม

  • Intel® Quartus® Prime Standard Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาเกี่ยวกับซอฟต์แวร์ Intel® Quartus® Prime Standard Edition เวอร์ชัน 18.1 หรือใหม่กว่า คุณอาจเห็นข้อผิดพลาดนี้เมื่อใช้อุปกรณ์ Arria® V แม้ว่า TX PLL ของคุณจะอยู่ในแบงค์ตัวรับส่งสัญญาณเดียวกันกับช่องตัวรับส่งสัญญาณ

    ความละเอียด

    หากต้องการแก้ไขปัญหานี้ คุณสามารถใช้ Intel® Quartus® Prime Standard Edition Software เวอร์ชัน 18.0 หรือรุ่นก่อนหน้า

    ปัญหานี้ได้รับการแก้ไขในซอฟต์แวร์ Intel® Quartus® Prime Standard Edition เวอร์ชัน 23.1

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Arria® V FPGA และ SoC FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้