ทําไมจึงมีการละเมิดเวลาใน F-Tile Avalon® Streaming FPGA IP สําหรับ PCI Express*

เนื่องจากปัญหาในซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชัน 23.2 และ 23.3 คุณอาจเห็นการละเมิดเวลาสําหรับเส้นทางใด ๆ ที่สิ้นสุดลงดังแสดงด้านล่างเมื่อย้าย F-Tile Avalon® Streaming FPGA IP สําหรับ PCI Express* จากซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชัน 23.1 ถึง 23.2 หรือ 23.3 ในอุปกรณ์ Agilex™ 7

• *|hdpldadapt_tx_chnl_*~pld_tx_clk1_dcm.reg
• *|cur_state*|din_s1
• *|pcie_src_inst|p*_hot_rst_cur_state[*]
• *|pcie_src_inst|in_warm_rst_inst|*

เมื่อต้องการแก้ไขปัญหานี้ ให้เพิ่ม set_false_path ต่อไปนี้ไปยังแฟ้ม SDC ชั้นนํา ซึ่งจะแก้ไขการละเมิดเวลา:

• set_false_path -จาก [get_keepers ${ip_inst_name}|pcie_sip_top_inst|pcie_src_inst|pld_adapter_tx_pld_rst_n_r_ch*[*]] -ไปยัง [get_keepers *auto_tiles|z1577*|hdpldadapt_tx_chnl_*~pld_tx_clk1_dcm.reg]
• set_false_path|set_false_path|pcie_src_inst|pld_adapter_rx_pld_rst_n_r_ch*[*]] ถึง [get_keepers get_keepers pcie_sip_top_inst ip_inst_name *auto_tiles|z1577*|hdpldadapt_rx_chnl_*~pld_rx_clk1_dcm.reg]
• set_false_path -from [get_keepers ${ip_inst_name}|pcie_sip_top_inst|pcie_src_inst|pld_adapter_rx_pld_rst_n_r_ch*[*]] ถึง [get_keepers *auto_tiles|z1577*|hdpldadapt_tx_chnl_*~pld_tx_clk1_dcm.reg]
• set_false_path -from [get_keepers ${ip_inst_name}|pcie_sip_top_inst|pcie_src_inst|cur_state*] -เป็น [get_keepers ${ip_inst_name}|pcie_sip_top_inst|pcie_src_inst|cur_state*|din_s1]
• set_false_path -from [get_keepers ${ip_inst_name}|pcie_sip_top_inst|pcie_src_inst|cur_state*] -ไปยัง [get_keepers ${ip_inst_name}|pcie_sip_top_inst|pcie_src_inst|p*_hot_rst_cur_state[*]]
• set_false_path -from [get_keepers ${ip_inst_name}|pcie_sip_top_inst|pcie_src_inst|in_warm_rst*] -เป็น [get_keepers ${ip_inst_name}|pcie_sip_top_inst|pcie_src_inst|in_warm_rst_inst|*]

ปัญหานี้ได้รับการแก้ไขโดยเริ่มด้วยซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชัน 23.4