เริ่มต้นด้วยซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชัน 23.3 รูปแบบการออกแบบบล็อก ( BDF) ถูกเลิกใช้งานแล้ว ไฟล์การออกแบบ BDF ที่มีอยู่ต้องถูกแปลงเป็น Verilog HDL หรือ VHDL
แปลงไฟล์ BDF ของคุณเป็น Verilog HDL หรือ VHDL โดยใช้บรรทัดคําสั่ง Intel® Quartus® Prime Standard Edition ด้วยคําสั่งใดคําสั่งหนึ่งต่อไปนี้:
- quartus_map <project_name> --convert_bdf_to_verilog=<bdf_file_name>
- quartus_map <project_name> --convert_bdf_to_vhdl=<bdf_file_name>
การดําเนินการนี้จะสร้างไฟล์ Verilog HDL หรือ VHDL ในโฟลเดอร์เดียวกับที่มีไฟล์ BDF อยู่
รีจิสเตอร์หรืออินสแตนซ์ที่สร้างขึ้นบางตัวอาจต้องมีการเปลี่ยนชื่อให้ทํางานได้อย่างถูกต้อง
หมาย เหตุ:
ซอฟต์แวร์ Intel® Quartus® Prime Standard Edition ไม่รองรับอุปกรณ์ที่ใหม่กว่า FPGAs Intel® Arria® 10 สําหรับโครงการที่กําหนดเป้าหมายไปยังตระกูลอุปกรณ์ที่ใหม่กว่า ให้เปลี่ยนอุปกรณ์เป็นโครงการที่รองรับ หรือสร้างโครงการดัมมี่ที่มีเป้าหมายไปยังอุปกรณ์ที่รองรับ
ซอฟต์แวร์ Intel® Quartus® Prime Standard Edition ไม่สนับสนุนการมอบหมายทั้งหมดที่ซอฟต์แวร์ Intel® Quartus® Prime Pro Edition รองรับ แสดงความคิดเห็นงานที่ไม่สนับสนุนใดๆ เมื่อแปลง BDF ของคุณเป็น Verilog HDL หรือ VHDL