ปัญหานี้อาจเห็นได้ในซอฟต์แวร์ Quartus® Prime Pro Edition โดยเริ่มจากซอฟต์แวร์เวอร์ชัน 22.1 เมื่อรัน Nios® V Processor Intel® FPGA IP อัปเกรดจากการออกแบบที่สร้างขึ้นในซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชันก่อนหน้า
นี่เป็นเพราะปัญหาใน Platform Designer ซึ่งไม่อัปเดต Nios® V Processor FPGA IP โดยอัตโนมัติระหว่างการอัปเกรด FPGA IP
ข้อผิดพลาด(20327) จากการอัปเดตโปรเซสเซอร์ในซอฟต์แวร์เวอร์ชัน 22.1:
ข้อผิดพลาด(20327): ข้อผิดพลาด: cpu.cpu: "Reset Agent" (resetSlave) "ram.s1" อยู่นอกช่วง: "Absolute"
ข้อผิดพลาด(20327): ข้อผิดพลาด: cpu.cpu: "Exception Agent" (exceptionSlave) "ram.s1" อยู่นอกช่วง: "Absolute"
ข้อผิดพลาด(20327): ข้อผิดพลาด: sys: File cpu.ip ประกาศพอร์ต dbg_reset_reset ซึ่งหายไปใน CPU เอนทิตี
ข้อผิดพลาด(20327) จากการอัปเดตโปรเซสเซอร์ในซอฟต์แวร์เวอร์ชัน 23.3:
ข้อผิดพลาด(20327): ข้อผิดพลาด: CPU ประกาศพอร์ต data_manager_awsize ซึ่งขาดหายไปใน file cpu.ip
ข้อผิดพลาด(20327): ข้อผิดพลาด: CPU ประกาศพอร์ต instruction_manager_arsize ซึ่งขาดหายไปใน file cpu.ip
ข้อผิดพลาด(20327): ข้อผิดพลาด: CPU ประกาศพอร์ต instruction_manager_awsize ซึ่งขาดหายไปใน file cpu.ip
ข้อผิดพลาด(20327): ข้อผิดพลาด: CPU ประกาศพอร์ต data_manager_arsize ซึ่งขาดหายไปใน file cpu.ip
ข้อผิดพลาด(20327): ข้อผิดพลาด: CPU ประกาศพอร์ต instruction_manager_wlast ซึ่งขาดหายไปใน file cpu.ip
ข้อผิดพลาด(20327): ข้อผิดพลาด: CPU ประกาศพอร์ต data_manager_wlast ซึ่งขาดหายไปใน file cpu.ip
หากต้องการแก้ไขปัญหานี้ ให้ทําตามขั้นตอนด้านล่าง:
1. เปิดระบบ Platform Designer ที่ได้รับผลกระทบและคลิก ซิงค์ข้อมูลระบบ เพื่ออัปเกรดการออกแบบเป็น IP เวอร์ชันล่าสุด
2. คลิกขวาที่ Nios® V Processor และคลิกที่ตัวเลือก Replace
3. เปลี่ยนคอร์โปรเซสเซอร์ที่ล้าสมัยด้วยคอร์โปรเซสเซอร์ล่าสุด
4. กําหนดค่าการตั้งค่าโปรเซสเซอร์และการเชื่อมต่ออินเทอร์เฟซแบบเดียวกัน
5. แก้ไขข้อผิดพลาดการออกแบบใดๆ หลังจากซิงโครไนซ์ข้อมูลส่วนประกอบระบบ
6.สร้างการออกแบบ HDL และออกจาก Platform Designer
7. ดําเนินการเปิดเครื่องมืออัปเกรด IP อีกครั้ง
8. ลบไฟล์ IP ที่ล้าสมัยออกจากการนําทางโครงการ
9.คอมไพล์การออกแบบของ
หมายเหตุ: ในซอฟต์แวร์ Quartus® Prime Standard Edition จําเป็นต้องลบคอร์โปรเซสเซอร์ออกและสร้างอินสแตนซ์ใหม่ด้วยตนเอง
คุณอาจอ้างถึงคู่มือผู้ใช้ผู้ออกแบบแพลตฟอร์มซอฟต์แวร์ Nios® V Processor FPGA IP และ Quartus® Prime Pro Edition สําหรับข้อมูลเพิ่มเติม