ID บทความ: 000096595 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 11/06/2025

ข้อผิดพลาดภายใน: ระบบย่อย: CUT, ไฟล์: /quartus/db/cut/cut_ffpll_loc_info.cpp, บรรทัด: 325

สิ่งแวดล้อม

    Intel® Quartus® Prime Standard Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

เนื่องจากปัญหาในซอฟต์แวร์ Quartus® Prime Standard Edition เวอร์ชัน 22.1 และรุ่นก่อนหน้า คุณอาจเห็นข้อผิดพลาดภายในนี้เมื่อพอร์ต CLKOUT บน PLL_REFCLK_SELECT ไม่ได้ขับเคลื่อน FRACTIONAL_PLL เหตุการณ์นี้อาจเกิดขึ้นได้หากการออกแบบมีเอาต์พุตสัญญาณนาฬิกา PLL ที่ไม่ได้ขับเคลื่อนลอจิกใดๆ

ความละเอียด

เพื่อแก้ไขปัญหานี้ โปรดตรวจสอบให้แน่ใจว่าเอาต์พุตสัญญาณนาฬิกา PLL ขับเคลื่อนลอจิกภายในอุปกรณ์ หรือถอดเอาต์พุตสัญญาณนาฬิกา PLL ที่ไม่ได้ใช้ออก

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 3 ผลิตภัณฑ์

Arria® V FPGA และ SoC FPGA
Cyclone® V FPGA และ SoC FPGA
Stratix® V FPGA

1

ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

ติดต่อฝ่ายสนับสนุน

คำประกาศสิทธิ์

1

การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้