ID บทความ: 000096562 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 10/01/2024

ทําไม Intel Agilex® 7 FPGA เกิดข้อผิดพลาด LPDDR5 ในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชัน 23.2 ที่ความล้มเหลวในการสอบเทียบ

สิ่งแวดล้อม

  • ซอฟต์แวร์การออกแบบ Intel® Quartus® Prime
  • เอฟพีจีเอ Intel® ซอฟต์แวร์การตั้งโปรแกรม
  • IP เอฟพีจีเอ Intel® Stratix® 20 อินเทอร์เฟซหน่วยความจำภายนอก
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เพื่อหลีกเลี่ยงปัญหานี้ ละเว้นข้อผิดพลาดใน Intel Agilex® 7 LPDDR5 Mem Device IP เมื่อเปลี่ยนแปลงความหน่วงแฝงในการอ่านจากค่าประมวลผลอัตโนมัติจาก 9 รอบเป็น 10 รอบ เนื่องจากคุณสามารถเลือก "บันทึกการกําหนดค่า" แม้จะมีข้อผิดพลาดที่โดดเด่น หรือเพิ่มความหน่วงแฝงการเขียนจาก 8 ถึง 9

    ความละเอียด

    ปัญหานี้ได้รับการแก้ไขแล้วโดยเริ่มด้วยซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชัน 23.3 ผู้ใช้สามารถสร้างการออกแบบด้วย WDBI ที่เปิดใช้งานอย่างถูกต้องโดยใช้เวลาแฝงในการอ่าน/เขียนเริ่มต้น
    อย่างไรก็ตาม ผู้ใช้จะไม่สามารถใช้เวลาแฝงในการอ่าน/เขียนแบบกําหนดเองได้นอกเหนือจากตาราง JEDEC

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    เอฟพีจีเอและเอฟพีจีเอ SoC Intel® Agilex™ 7

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้