ทําไม R-Tile Intel® FPGA IP สําหรับ Compute Express Link* (CXL*) Type3 Design Example ถึงรายงาน UVM_FATAL ข้อความเมื่อรันการจําลอง

เนื่องจากปัญหาในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชัน 23.1 คุณอาจสังเกตเห็นข้อความแสดงข้อผิดพลาดต่อไปนี้เมื่อรันการจําลอง Intel® FPGA IP R-Tile สําหรับ Compute Express Link* (CXL*) Type3 Design Example:

UVM_FATAL /cxltyp3ddr_tb_23p1_acs/tb/verif/tb_top/cxl_tb_top.sv(255) @ 100000.000ns: ผู้รายงาน [cxl_tb_top_initialize] linkup Gen5 ล้มเหลว หมดเวลา!!!

เพื่อหลีกเลี่ยงปัญหานี้ อัปเดตเวอร์ชัน n ewer ของ Avery BFM และติดตั้งโปรแกรมแก้ไขสําหรับซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชัน 23.1

1. อัปเดตเวอร์ชัน Avery BFM เป็น apciexactor-2.5b.cxl;
2. ดาวน์โหลด และ ติดตั้ง โปรแกรมแก้ไข 0.08 จากลิงค์ต่อไปนี้:

• Intel® Quartus® Prime Pro Edition Software v23.1 Patch 0.08 สําหรับ Windows (.exe)
• ซอฟต์แวร์ Intel® Quartus® Prime Pro Edition v23.1 Patch 0.08 สําหรับ Linux (.run)
• Readme สําหรับซอฟต์แวร์ Intel® Quartus® Prime Pro Edition v23.1 Patch 0.08 (.txt)

ปัญหานี้ได้รับการแก้ไขโดยเริ่มด้วยซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชัน 23.2