- ประโยคในคู่มือ Intel® Arria®10 GPIO ที่พูดถึง "ความล่าช้าที่เพิ่มขึ้น 50 ps" ไม่ใช่ค่าที่แน่นอน นี่เป็นเพียงตัวอย่างที่อธิบายความสัมพันธ์ระหว่างค่า "ออฟเซต" และ "การหน่วงเวลาสูงสุด" ผู้ใช้ควรดูตารางข้อมูลสําหรับค่าหน่วงเวลา IOE จริง
- ในเอกสาร ข้อมูลอุปกรณ์ Intel® Arria® 10 ตาราง 89 จะแสดงค่าการหน่วงเวลาสูงสุดของเกรดความเร็วที่แตกต่างกันและช่วงค่าออฟเซ็ตสําหรับพินอินพุตและเอาต์พุต แต่ตารางไม่ได้อธิบายความสัมพันธ์ของพวกเขาอย่างชัดเจน
ใน Intel® Arria® 10 Core Fabric และคู่มือ I/O อเนกประสงค์ บทที่ 5.5.3.3 ความล่าช้าของ IOE ที่ตั้งโปรแกรมได้ มีประโยคที่กล่าวถึง "ความล่าช้าที่เพิ่มขึ้น 50 ps" ไม่ใช่ค่าที่แน่นอน แต่เป็นเพียงตัวอย่างที่อธิบายความสัมพันธ์ระหว่างค่า "ชดเชย" และ "ความล่าช้าสูงสุด" ผู้ใช้ควรดูตารางข้อมูลสําหรับค่าหน่วงเวลา IOE จริง
จาก ตารางข้อมูลอุปกรณ์ Intel® Arria® 10 89 ความล่าช้าที่ตั้งโปรแกรมได้สําหรับอุปกรณ์ Intel® Arria® 10 เราสามารถเห็นว่ามีความล่าช้าของ IOE สูงสุดที่แตกต่างกันสําหรับอุปกรณ์ที่มีเกรดความเร็วที่แตกต่างกัน เราสามารถปรับการตั้งค่าห่วงโซ่การหน่วงเวลาเอาต์พุต (IO_IN_DLY_CHN) สําหรับพาธเอาต์พุตจาก 0~15 ซึ่งหมายความว่าความละเอียดแบ่ง 16 สําหรับพาธอินพุต ช่วงพารามิเตอร์การตั้งค่าดีเลย์เชนอินพุต (IO_OUT_DLY_CHN) คือ 0~63 และความละเอียดแบ่ง 64
ลดความซับซ้อนของประโยคตามสูตรดังนี้:
สําหรับพินเอาต์พุต ถ้าเราตั้งค่า IO_OUT_DLY_CHN เป็น N
การหน่วงเวลา Incremental Path เอาต์พุต = การหน่วงเวลาเอาต์พุตสูงสุด / 16
ค่าการหน่วงเวลาเอาต์พุต = การหน่วงเวลาเอาต์พุตสูงสุด / 16 × (N + 1)
สําหรับพินอินพุต ถ้าเราตั้งค่า IO_IN_DLY_CHN เป็น N
การหน่วงเวลา Incremental Path อินพุต = การหน่วงเวลาเอาต์พุตสูงสุด / 64
ค่าการหน่วงเวลาเอาต์พุต = การหน่วงเวลาเอาต์พุตสูงสุด / 64 × (N + 1)
ตัวอย่างเช่น การหน่วงเวลาอินพุต -E3S แบบช้าสามารถตั้งค่าได้ภายในช่วง 0-6.035 ns ด้วยขนาดขั้นตอน 6.035 ns/64=0.0943 ns
อย่างไรก็ตามเราต้องตระหนักว่าดีเลย์เชน IO ไม่ใช่การชดเชย PVT ค่าที่เปลี่ยนแปลงด้วยกระบวนการ แรงดันไฟฟ้า และอุณหภูมิ