รูปของ "ตารางที่ 89 ได้อย่างไร เป็นที่เข้าใจถึงความล่าช้าของ IOE ที่ตั้งโปรแกรมได้สําหรับอุปกรณ์ Arria® 10 FPGA" ในเอกสารข้อมูล Arria® 10 FPGA Device

1. ในเวอร์ชันก่อนปี 2024.07.08 ของ Arria® 10 FPGAs Core Fabric และคู่มือ I/O อเนกประสงค์ บทที่ 5.5.3.3 การหน่วงเวลา IOE ที่ตั้งโปรแกรมได้ ประโยคในคู่มือ Arria®10 FPGAs GPIO ที่กล่าวถึง "50 ps incremental delays" ไม่ใช่ค่าที่แน่นอน นี่เป็นเพียงตัวอย่างที่อธิบายความสัมพันธ์ระหว่างค่า "ออฟเซต" และ "การหน่วงเวลาสูงสุด" ผู้ใช้ควรดูตารางข้อมูลสําหรับค่าการหน่วงเวลา IOE อย่างแท้จริง
2. ในเอกสาร ข้อมูลอุปกรณ์ Arria® 10 ตาราง 89 แสดงค่าการหน่วงเวลาสูงสุดของเกรดความเร็วที่แตกต่างกันและช่วงค่าออฟเซ็ตสําหรับพินอินพุตและเอาต์พุต แต่ตารางไม่ได้อธิบายความสัมพันธ์ของพวกเขาอย่างชัดเจน

ในเวอร์ชันก่อนปี 2024.07.08 ของ Arria® 10 FPGAs Core Fabric และคู่มือ I/O อเนกประสงค์, 5.5.3.3 บทความล่าช้าของ IOE ที่ตั้งโปรแกรมได้ประกอบด้วยประโยคที่กล่าวถึง "ความล่าช้าที่เพิ่มขึ้น 50 ps" ไม่ใช่ค่าที่แน่นอน แต่เป็นเพียงตัวอย่างที่อธิบายความสัมพันธ์ระหว่างค่า "ชดเชย" และ "ความล่าช้าสูงสุด" ผู้ใช้ควรดูตารางข้อมูลสําหรับค่าการหน่วงเวลา IOE อย่างแท้จริง

จากตารางข้อมูล อุปกรณ์ Arria® 10 FPGA 89 ความล่าช้าที่ตั้งโปรแกรมได้ของ IOE สําหรับอุปกรณ์ FPGA Arria® 10 เราสามารถเห็นความล่าช้าของ IOE สูงสุดที่แตกต่างกันสําหรับอุปกรณ์ที่มีเกรดความเร็วที่แตกต่างกัน เราสามารถปรับการตั้งค่าห่วงโซ่การหน่วงเวลาเอาต์พุต (IO_IN_DLY_CHN) สําหรับพาธเอาต์พุตจาก 0~15 ซึ่งหมายความว่าความละเอียดแบ่ง 15 สําหรับพาธอินพุต ช่วงพารามิเตอร์การตั้งค่าดีเลย์เชนอินพุต (IO_OUT_DLY_CHN) คือ 0~63 ความละเอียดแบ่ง 63

ลดความซับซ้อนของประโยคตามสูตรดังนี้:

สําหรับพินเอาต์พุต หากเราตั้งค่า IO_OUT_DLY_CHN เป็น N

การหน่วงเวลา Incremental Path เอาต์พุต = การหน่วงเวลาเอาต์พุตสูงสุด / 15

ค่าการหน่วงเวลาของเอาต์พุต = พาธเอาต์พุตที่หน่วงเวลา incremental × N

สําหรับพินอินพุต ถ้าเราตั้งค่า IO_IN_DLY_CHN เป็น N

การหน่วงเวลา Incremental Path อินพุต = การหน่วงเวลาเอาต์พุตสูงสุด / 63

ค่าหน่วงเวลาอินพุต = อินพุตพาธการหน่วงเวลา incremental × N

ตัวอย่างเช่น การหน่วงเวลาอินพุต -E3S แบบช้าสามารถตั้งค่าระหว่าง 0 ถึง 6.035 ns ด้วยขนาดก้าว 6.035 ns/63=0.0958 ns

อย่างไรก็ตาม เราต้องรู้ว่า PVT ไม่ชดเชยดีเลย์เชน IO ค่าที่เปลี่ยนแปลงด้วยกระบวนการ แรงดันไฟฟ้า และอุณหภูมิ

ในฉบับปรับปรุง 2024.07.08 ของ Arria® 10 FPGAs Core Fabric และคู่มือ I/O วัตถุประสงค์ทั่วไป ให้ดูรายละเอียดการหน่วงเวลา IOE ในบทที่ 5.5.3.3 อัปเดตการหน่วงเวลา IOE ที่ตั้งโปรแกรมได้