ID บทความ: 000096078 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 23/04/2024

ทําไมระบบย่อยหน่วยความจํา FPGA IP ไม่ทํางาน ในขณะที่สร้างการออกแบบตัวอย่าง

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาในซอฟต์แวร์ Quartus® Prime Pro Edition คุณอาจเห็นข้อผิดพลาดต่อไปนี้เมื่อสร้างตัวอย่างการออกแบบสําหรับหน่วยความจําระบบย่อย FPGA IP v1.0.0

    "mem_ss_0: เกิดข้อผิดพลาดเมื่อสร้างชุดไฟล์การออกแบบตัวอย่างซิม ดูซิม/make_sim_design.log สําหรับรายละเอียด"

    IP นี้ยังอยู่ระหว่างการพัฒนา และไม่แนะนําให้ทําการออกแบบหรือการจําลอง

    ความละเอียด

    ปัญหานี้ได้รับการแก้ไขโดยเริ่มด้วยซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชัน 23.3

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    เอฟพีจีเอและเอฟพีจีเอ SoC Intel® Agilex™ 7

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้